Découvrez notre Chaîne YouTube "Ingénierie et Projets"
Découvrez notre Chaîne Secondaire "Information Neuronale et l'Ingénierie du Cerveau"

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - montage

 

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - capteur ultr

Objectifs du projet global :

  1. Comprendre le principe du fonctionnement du capteur ultrasonique
  2. Mise en ouvre de deux machines à état de Moore pour le calcul et la génération des signaux
  3. Savoir comment générer un signal avec une largeur et fréquence fixent
  4. Savoir comment adapter la logique Arduino (5V) et FPGA (3.3V)
  5. Implémentation en virgule d’une fonction mathématique (fonction de la distance en fonction de la température)
  6. Savoir comment détecter un front mentant & descendant d’un signal
  7. Autres astuces de programmation

Caractéristique du capteur :

  1. Fréquence maximale du système 12 MHz
  2. Résolution de mesure 83 ns
  3. Mesure de la distance par principe des ondes ultrasoniques
  4. Capteur de température intégré
  5. Résolution binaire de 8 bits du capteur de la température
  6. Affichage sur 8 bits de la température (affichage par les LED)

Analyse de fonctionnement :

Le projet consiste la mesure et l’affichage de la distance par un capteur ultrasonique en onction de la température ambiante par FPGA et Arduino. Le principe de mesure utilisé est la mesure de la largeur d’impulsion par un compteur haute fréquence (12 MHz).

La première partie du projet sera consacrée à :

  • La génération d’un signal de déclanchement du capteur ultrasonique(TRIG)
  • L’acquisition et la mesure de la largeur de l’impulsion du signal du retour (ECHO)
  • Affichage de la valeur du compteur (MSB de la valeur sur 8 bits)

 

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - montage part 1

 

Dans cette partie la température est supposée constante. Une cellule d’adaptation est utilisée pour passer du niveau 5V au niveau 3.3V entre l’Arduino et l’FPGA.
La LED permet de visualiser la variation la largeur de l’impulsion (durée de clignotement) lorsque la distance change.

Fonctionnement du capteur ultrasonique

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - capteur ultrasonique

Les caractéristiques techniques du capteur – HC-SR04

  • Alimentation : 5V
  • Consommation : 15 mA.
  • Portée: 2 cm à 5 m.
  • Résolution : 0.3 cm.
  • Angle de mesure : < 15°

Chronogramme de fonctionnement

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - capteur ultr

Le capteur contient deux signaux TRIG et ECHO, et une broche d’alimentation à 5V et une masse.

Le signal TRIG (une entrée) est une impulsion de 10 us qui permet de déclencher le circuit à l’intérieur du capteur pour activer l’émetteur ultrason (signal interne) et attendre l’arrivé de l’onde. Le capteur génère une sortie ECHO sous forme d’une impulsion électrique avec une largeur proportionnelle à la distance Aller/Retour.

Circuit de mesure de la largeur de l’impulsion

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - compteur

Le noya du système est basé par un compteur sur 24 bits (voir projet x concernant le choix des nombre des bits) avec une horloge de 12 MHz (83.33 ns).Le compteur commence par le front montant du signal ECHO (START) reçue du capteur ultrasonique puis s’arrête  au front descendant du même signal (STOP). Deux processus sont utilisés pour la détection du front montant (START) et le font descendant (STOP) en basant sur le temps de la propagation d’une porte logique. En absence du signal ECHO le compteur mémorise la valeur précédente.

Machine du Moore du compteur (mesure de la largeur du signal ECHO)

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - Moore compteur

Circuit pour la génération du signal TRIG

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - chrono

Le circuit permet de générer le signal TRIG pour le capteur ultrasonique. Le signal TRIG à une durée de 10 us (100 KHz) et une période de 100 ms (10 Hz). Le système permet de générer deux horloges différences une de 10 Hz (10us) une autre de 100Khz (100ms). La machine à état utilise l’horloge de 100Khz pour la transition en les états et le signal d’horloge de 10 Hz comme entrée.

Le signal TRIG=1 lorsque on détecte un front montant du signal long (10 Hz) pendant une période d’horloge de 100Khz (10us) puis retourne à zéro quelque soit l’état de l’entrée 10 Hz. Ci dessus la machine à état qui permet de générer une impulsion de 10 us.

Machine du Moore pour la génération du signal TRIG

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - Moore 1

 

 Détection du front montant Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - front montant

La figure ci-dessus illustre le principe de détection d’un front montant en exploitant le temps de propagation du porte Not. On peut utiliser plusieurs inverseur en cascade pour augmenter la largeur de l’impulsion.

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - front descendant

 

 Code VHDL pour la détection d’un front montant et le front descendant d’un signal

        Rising : PROCESS (clk_12M,Echo_Sig)
        BEGIN
                IF (clk_12M'EVENT AND clk_12M='1') THEN
                        Fron_mon<=Echo_Sig;
                END IF ;
        END PROCESS;
        Start_count<=Echo_Sig and (not(Fron_mon));

        Falling : PROCESS (clk_12M,Echo_Sig)
        BEGIN
                IF (clk_12M'EVENT AND clk_12M='1') THEN
                        Fron_des<=Echo_Sig;
                END IF ;
        END PROCESS;
        Stop_count<= Fron_des and (not(Echo_Sig));

        Start<= Start_count;
        Stop<= Stop_count;

Cours synthèse des machines à état en VHDL

La méthode de synthèse utilisée dans ce projet est celle des 3 process (voirs cours 2)

Circuit d’adaptation

Le circuit de l’adaptation est basé sur un diviseur de tension R/2R simple à mètre en œuvre intercalé entre le capteur (ou Arduino) et FPGA.

La LED permet de visualiser le signal ECHO. Le courant au borne de la LED est égal à 3.3/220 = 15mA.

On verra dans la suite du projet une astuce pratique pour convertir la logique 5V en logique 3.3V sans composants externes !

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - capteur adaptation

Code VHDL du projet

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std;



entity Ultrason_cont is

        GENERIC
   (
      N : positive :=24;

                M : positive :=8
   );

    Port ( clk_12M         : in  STD_LOGIC;
           CE                         : in  STD_LOGIC:='0';
           RST                 : in  STD_LOGIC:='0';
                          Echo_Sig  : in  STD_LOGIC:='0';

                          Trig_Sig         : out  STD_LOGIC :='0';

                          Clk_1_HZ         : out STD_LOGIC :='0' ;
                          Clk_Trig_100KHz        : out STD_LOGIC :='0' ;
                          Clk_Trig_10Hz        : out STD_LOGIC :='0';

                          Start                                 : out STD_LOGIC :='0';
                          Stop                                : out STD_LOGIC :='0';
                          TransEN1                        : out STD_LOGIC :='1';
                          TransEN2                        : out STD_LOGIC :='1';
                          TransEN3                        : out STD_LOGIC :='1';

                          Echo_Countt                 : out std_logic_vector(N-1 downto 0):= x"000000"

                          );
end Ultrason_cont;

architecture Behavioral of Ultrason_cont is

SIGNAL                 Count_1_sec         : std_logic_vector(N-1 downto 0):= x"000000";
SIGNAL                 Count_10_usec         : std_logic_vector(M-1 downto 0):= x"00";
SIGNAL                 Count_100_msec : std_logic_vector(N-5 downto 0):= x"00000";

SIGNAL                 Clk_1_HZ_tmp         : std_logic:='0';
SIGNAL                 Clk_Trig_100K         : std_logic:='0';         -- 10us
SIGNAL                 Clk_Trig_10         : std_logic:='0';    -- 100ms


-- FSM Trig signal genertor
TYPE                         Etat is (E0, E1, E2);
SIGNAL                Etat_present, Etat_utur : Etat :=E0;

-- FSM Echo signal Reader
TYPE                         Etatt is (E00, E11);
SIGNAL                Etat_presentt, Etat_uturr : Etatt :=E00;

SIGNAL                 Fron_mon                 : std_logic:='0';
SIGNAL                 Fron_des                 : std_logic:='0';

SIGNAL                 Start_count         : std_logic:='0';
SIGNAL                 Stop_count         : std_logic:='0';
SIGNAL                 Echo_count         : std_logic_vector(N-1 downto 0):= x"000000";

BEGIN

-- Génerateur des clocks 12MHh----> 1Hz

        SEC_1 : PROCESS (clk_12M, RST,CE)
                BEGIN
                 IF RST ='1' THEN
                        Count_1_sec <= x"000000";
                        Clk_1_HZ_tmp<='0';
                 ELSIF (clk_12M'EVENT AND clk_12M='1') THEN
                        IF CE ='1' THEN
                                Count_1_sec<= Count_1_sec + 1 ;
                                IF Count_1_sec = x"5B8D80" THEN
                                        Count_1_sec <= x"000000";
                                        Clk_1_HZ_tmp<= not(Clk_1_HZ_tmp);
                           END IF ;
                        ELSE
                                Count_1_sec<=Count_1_sec;
                        END IF;
                 END IF ;
        END PROCESS;

        Clk_1_HZ<= Clk_1_HZ_tmp;

-- Génerateur des clocks 12MHh----> 100KHz 10u

        uSEC_10 : PROCESS (clk_12M, RST,CE)
        BEGIN
                 IF RST ='1' THEN
                        Count_10_usec <= x"00";
                        Clk_Trig_100K<='0';
                 ELSIF (clk_12M'EVENT AND clk_12M='1') THEN
                        IF CE ='1' THEN
                                Count_10_usec<= Count_10_usec + 1 ;
                                IF Count_10_usec = x"3C" THEN
                                        Count_10_usec <= x"00";
                                        Clk_Trig_100K<= not(Clk_Trig_100K);
                           END IF ;
                        ELSE
                                Count_10_usec<=Count_10_usec;
                        END IF;
                 END IF ;
        END PROCESS;

        Clk_Trig_100KHz<= Clk_Trig_100K;


-- Génerateur des clocks 12MHh----> 10Hz

        mSEC_100 : PROCESS (clk_12M, RST,CE)
        BEGIN
                 IF RST ='1' THEN
                        Count_100_msec <= x"00000";
                        Clk_Trig_10<='0';
                 ELSIF (clk_12M'EVENT AND clk_12M='1') THEN
                        IF CE ='1' THEN
                                Count_100_msec<= Count_100_msec + 1 ;
                                IF Count_100_msec = x"927C0" THEN
                                        Count_100_msec <= x"00000";
                                        Clk_Trig_10<= not(Clk_Trig_10);
                           END IF ;
                        ELSE
                                Count_100_msec<=Count_100_msec;
                        END IF;
                 END IF ;
        END PROCESS;

        Clk_Trig_10Hz<= Clk_Trig_10;

-- FSM Génertion du signal TRIG (une impultion de 10 us de fréquence 10 Hz)

        Mem : PROCESS(RST,Clk_Trig_100K)
        BEGIN
                IF RST ='1' THEN
                        Etat_present <= E0;
                 ELSIF (Clk_Trig_100K'EVENT AND Clk_Trig_100K='1') THEN
                        Etat_present<=Etat_utur;
                 END IF ;
        END PROCESS;

        Combin : PROCESS(Etat_present,Clk_Trig_10)
        BEGIN
                CASE Etat_present IS
                        WHEN E0 =>         IF Clk_Trig_10 ='1' THEN
                                                                Etat_utur<=E1;
                                                        ELSE
                                                                Etat_utur<=E0;
                                                        END IF;

                        WHEN E1 =>         IF Clk_Trig_10 ='1' THEN
                                                                Etat_utur<=E2;
                                                        ELSE
                                                                Etat_utur<=E0;
                                                        END IF;

                        WHEN E2 =>         IF Clk_Trig_10 ='1' THEN
                                                                Etat_utur<=E2;
                                                        ELSE
                                                                Etat_utur<=E0;
                                                        END IF;
                END CASE;
        END PROCESS;

        Sortie : PROCESS(Etat_present)
        BEGIN
                IF Etat_present = E1 THEN
                        Trig_Sig<='1';
                ELSE
                        Trig_Sig<='0';
                END IF;
        END PROCESS;

-- FSM Mesure de la largeur du signal ECHO avec une précision de 83.33ns

        Memm : PROCESS(RST,clk_12M)
        BEGIN
                IF RST ='1' THEN
                        Etat_presentt <= E00;
                 ELSIF (clk_12M'EVENT AND clk_12M='1') THEN
                        Etat_presentt<=Etat_uturr;
                 END IF ;
        END PROCESS;

        Combinn : PROCESS(Etat_presentt,Stop_count,Start_count)
        BEGIN
                CASE Etat_presentt IS
                        WHEN E00 => IF Start_count ='1' THEN
                                                                Etat_uturr<=E11;
                                                        ELSE
                                                                Etat_uturr<=E00;
--                                                                Echo_Countt<=x"000000";
                                                        END IF;

                        WHEN E11 => IF Stop_count ='1' THEN
                                                                Etat_uturr<=E00;
                                                                Echo_Countt<=Echo_count;
                                                        ELSE
                                                                Etat_uturr<=E11;
                                                        END IF;
                END CASE;
        END PROCESS;

        Sortiee : PROCESS(Etat_presentt,clk_12M )
        BEGIN
                IF (clk_12M'EVENT AND clk_12M='1') THEN
                        IF Etat_presentt = E00 THEN
                                Echo_count<=x"000000";
                        ELSE
                                Echo_count<=Echo_count+1;
                        END IF;
                END IF;
        END PROCESS;


--        Process pour la détection du ront montnt et le front descendant

        Rising : PROCESS (clk_12M,Echo_Sig)
        BEGIN
                IF (clk_12M'EVENT AND clk_12M='1') THEN
                        Fron_mon<=Echo_Sig;
                END IF ;
        END PROCESS;
        Start_count<=Echo_Sig and (not(Fron_mon));

        Falling : PROCESS (clk_12M,Echo_Sig)
        BEGIN
                IF (clk_12M'EVENT AND clk_12M='1') THEN
                        Fron_des<=Echo_Sig;
                END IF ;
        END PROCESS;
        Stop_count<= Fron_des and (not(Echo_Sig));

        Start<= Start_count;
        Stop<= Stop_count;

        TransEN1<='1';
        TransEN2<='1';
        TransEN3<='1';

-- Calcul & Afficher de la distance  d = 340*t/2 = N*T0*170 = 170*83.33ns*N = 14.16*N (us)
-- N : Valeur du compteur Echo_Countt
-- Next project ...

End Behavioral;

Fichier VHDL de simulation

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--USE ieee.numeric_std.ALL;

ENTITY Test_US IS
END Test_US;

ARCHITECTURE behavior OF Test_US IS

    -- Component Declaration for the Unit Under Test (UUT)

    COMPONENT Ultrason_cont
    PORT(
         clk_12M : IN  std_logic;
         CE : IN  std_logic;
         RST : IN  std_logic;
         Echo_Sig : IN  std_logic;
         Trig_Sig : OUT  std_logic;
         Clk_1_HZ : OUT  std_logic;
         Clk_Trig_100KHz : OUT  std_logic;
         Clk_Trig_10Hz : OUT  std_logic;
         Echo_Countt : OUT  std_logic_vector(23 downto 0);

                        Start                                 : out STD_LOGIC ;
                        Stop                                : out STD_LOGIC

        );
    END COMPONENT;


   --Inputs
   signal clk_12M : std_logic := '0';
   signal CE : std_logic := '0';
   signal RST : std_logic := '0';
   signal Echo_Sig : std_logic := '0';

         --Outputs
   signal Trig_Sig : std_logic;
   signal Clk_1_HZ : std_logic;
   signal Clk_Trig_100KHz : std_logic;
   signal Clk_Trig_10Hz : std_logic;
   signal Echo_Countt : std_logic_vector(23 downto 0);

        signal Start                                 :  STD_LOGIC ;
        signal Stop                                :  STD_LOGIC;

   -- Clock period definitions
   constant clk_12M_period : time := 83.333333333 ns;
--   constant Clk_1_HZ_period : time := 10 ns;
--   constant Clk_Trig_100KHz_period : time := 10 ns;
--   constant Clk_Trig_10Hz_period : time := 10 ns;

BEGIN

        -- Instantiate the Unit Under Test (UUT)
   uut: Ultrason_cont PORT MAP (
          clk_12M => clk_12M,
          CE => CE,
          RST => RST,
          Echo_Sig => Echo_Sig,
          Trig_Sig => Trig_Sig,
          Clk_1_HZ => Clk_1_HZ,
          Clk_Trig_100KHz => Clk_Trig_100KHz,
          Clk_Trig_10Hz => Clk_Trig_10Hz,
          Echo_Countt => Echo_Countt,

                         Start=>Start,
                         Stop=>Stop
        );

   -- Clock process definitions
   clk_12M_process :process
   begin
                clk_12M <= '0';
                wait for clk_12M_period/2;
                clk_12M <= '1';
                wait for clk_12M_period/2;
   end process;

        RST<= '0';
        CE<='1';

stim_proc: process
   begin

        Echo_Sig<='0';
        wait for 10 ms ;

        Echo_Sig<='1';
        wait for 10 ms ;
        Echo_Sig<='0';

        wait for 10 ms ;

        Echo_Sig<='1';
        wait for 20 ms ;
        Echo_Sig<='0';

        wait for 10 ms ;

        Echo_Sig<='1';
        wait for 40 ms ;
        Echo_Sig<='0';

        END PROCESS;

END;

Fichier de contrainte (Pinout) du FPGA :

CONFIG VCCAUX = "3.3" ;

    # Clock 12 MHz
    NET "clk_12M"                  LOC = P129  | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;


    NET "Echo_Countt[10]"             LOC = P46   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "Echo_Countt[11]"             LOC = P47   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "Echo_Countt[12]"             LOC = P48   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "Echo_Countt[13]"             LOC = P49   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "Echo_Countt[14]"             LOC = P50   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "Echo_Countt[15]"             LOC = P51   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "Echo_Countt[16]"             LOC = P54   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "Echo_Countt[17]"             LOC = P55   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

    NET "CE"                          LOC = P70   | PULLUP  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "RST"                         LOC = P69   | PULLUP  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

    NET "Trig_Sig"                    LOC = P31   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;  #0
    NET "Echo_Sig"                    LOC = P32   | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;  # 1

    NET "TransEN1"                    LOC = P124  | IOSTANDARD = LVCMOS33 | SLEW = FAST | DRIVE = 12;
    NET "TransEN2"                    LOC = P121  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
    NET "TransEN3"                    LOC = P120  | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

 

Résultats de simulation

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - sim 1

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - sim 2

Photos du projet

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - photo (2)

Projet électronique FPGA 4 1 sur 3 Capteur de distance ultrasonique à base du FPGA et Arduino - photo (1)

 

Un petit commentaire de vous, un Grand encouragement pour nous :)

– Bon Courage –

Click to rate this post!
[Total: 1 Average: 5]

3 commentaires

OMAR · 2023-03-12 à 1:44

Merci pour ce tuto

Projet électronique #17: Sèche-mains ultrason avec Arduino – FPGA | Arduino | Matlab | Cours · 2018-10-05 à 11:26

[…] PROJET ÉLECTRONIQUE FPGA #4 #1/3 : CAPTEUR DE DISTANCE ULTRASONIQUE À BASE DU FPGA & ARDUINO […]

Laisser un commentaire

Avatar placeholder

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *

Anti-Robot *

We use cookies to personalise content and ads, to provide social media features and to analyse our traffic. We also share information about your use of our site with our social media, advertising and analytics partners.
Cookies settings
Accept
Decline
Privacy & Cookie policy
Privacy & Cookies policy
Cookie name Active

Privacy Policy

What information do we collect?

We collect information from you when you register on our site or place an order. When ordering or registering on our site, as appropriate, you may be asked to enter your: name, e-mail address or mailing address.

What do we use your information for?

Any of the information we collect from you may be used in one of the following ways: To personalize your experience (your information helps us to better respond to your individual needs) To improve our website (we continually strive to improve our website offerings based on the information and feedback we receive from you) To improve customer service (your information helps us to more effectively respond to your customer service requests and support needs) To process transactions Your information, whether public or private, will not be sold, exchanged, transferred, or given to any other company for any reason whatsoever, without your consent, other than for the express purpose of delivering the purchased product or service requested. To administer a contest, promotion, survey or other site feature To send periodic emails The email address you provide for order processing, will only be used to send you information and updates pertaining to your order.

How do we protect your information?

We implement a variety of security measures to maintain the safety of your personal information when you place an order or enter, submit, or access your personal information. We offer the use of a secure server. All supplied sensitive/credit information is transmitted via Secure Socket Layer (SSL) technology and then encrypted into our Payment gateway providers database only to be accessible by those authorized with special access rights to such systems, and are required to?keep the information confidential. After a transaction, your private information (credit cards, social security numbers, financials, etc.) will not be kept on file for more than 60 days.

Do we use cookies?

Yes (Cookies are small files that a site or its service provider transfers to your computers hard drive through your Web browser (if you allow) that enables the sites or service providers systems to recognize your browser and capture and remember certain information We use cookies to help us remember and process the items in your shopping cart, understand and save your preferences for future visits, keep track of advertisements and compile aggregate data about site traffic and site interaction so that we can offer better site experiences and tools in the future. We may contract with third-party service providers to assist us in better understanding our site visitors. These service providers are not permitted to use the information collected on our behalf except to help us conduct and improve our business. If you prefer, you can choose to have your computer warn you each time a cookie is being sent, or you can choose to turn off all cookies via your browser settings. Like most websites, if you turn your cookies off, some of our services may not function properly. However, you can still place orders by contacting customer service. Google Analytics We use Google Analytics on our sites for anonymous reporting of site usage and for advertising on the site. If you would like to opt-out of Google Analytics monitoring your behaviour on our sites please use this link (https://tools.google.com/dlpage/gaoptout/)

Do we disclose any information to outside parties?

We do not sell, trade, or otherwise transfer to outside parties your personally identifiable information. This does not include trusted third parties who assist us in operating our website, conducting our business, or servicing you, so long as those parties agree to keep this information confidential. We may also release your information when we believe release is appropriate to comply with the law, enforce our site policies, or protect ours or others rights, property, or safety. However, non-personally identifiable visitor information may be provided to other parties for marketing, advertising, or other uses.

Registration

The minimum information we need to register you is your name, email address and a password. We will ask you more questions for different services, including sales promotions. Unless we say otherwise, you have to answer all the registration questions. We may also ask some other, voluntary questions during registration for certain services (for example, professional networks) so we can gain a clearer understanding of who you are. This also allows us to personalise services for you. To assist us in our marketing, in addition to the data that you provide to us if you register, we may also obtain data from trusted third parties to help us understand what you might be interested in. This ‘profiling’ information is produced from a variety of sources, including publicly available data (such as the electoral roll) or from sources such as surveys and polls where you have given your permission for your data to be shared. You can choose not to have such data shared with the Guardian from these sources by logging into your account and changing the settings in the privacy section. After you have registered, and with your permission, we may send you emails we think may interest you. Newsletters may be personalised based on what you have been reading on theguardian.com. At any time you can decide not to receive these emails and will be able to ‘unsubscribe’. Logging in using social networking credentials If you log-in to our sites using a Facebook log-in, you are granting permission to Facebook to share your user details with us. This will include your name, email address, date of birth and location which will then be used to form a Guardian identity. You can also use your picture from Facebook as part of your profile. This will also allow us and Facebook to share your, networks, user ID and any other information you choose to share according to your Facebook account settings. If you remove the Guardian app from your Facebook settings, we will no longer have access to this information. If you log-in to our sites using a Google log-in, you grant permission to Google to share your user details with us. This will include your name, email address, date of birth, sex and location which we will then use to form a Guardian identity. You may use your picture from Google as part of your profile. This also allows us to share your networks, user ID and any other information you choose to share according to your Google account settings. If you remove the Guardian from your Google settings, we will no longer have access to this information. If you log-in to our sites using a twitter log-in, we receive your avatar (the small picture that appears next to your tweets) and twitter username.

Children’s Online Privacy Protection Act Compliance

We are in compliance with the requirements of COPPA (Childrens Online Privacy Protection Act), we do not collect any information from anyone under 13 years of age. Our website, products and services are all directed to people who are at least 13 years old or older.

Updating your personal information

We offer a ‘My details’ page (also known as Dashboard), where you can update your personal information at any time, and change your marketing preferences. You can get to this page from most pages on the site – simply click on the ‘My details’ link at the top of the screen when you are signed in.

Online Privacy Policy Only

This online privacy policy applies only to information collected through our website and not to information collected offline.

Your Consent

By using our site, you consent to our privacy policy.

Changes to our Privacy Policy

If we decide to change our privacy policy, we will post those changes on this page.
Save settings
Cookies settings

You have successfully subscribed to the newsletter

There was an error while trying to send your request. Please try again.

FPGA | Arduino | Matlab | Cours will use the information you provide on this form to be in touch with you and to provide updates and marketing.