Titre: Le VHDL pour la synthèse

Auteurs: Bertrand LE GAL

Ecole/Université: Bordeaux IMS

Résumé:

๏ Le langage VHDL est un langage informatique permettant de décrire une architecture numérique,
๏ On ne programme pas une architecture en VHDL, on la décrit !
๏ On décrit des modules en VHDL:
➡ pour les simulation,
➡ pour les implanter (ASIC/FPGA).
๏ En fonction de la finalité, toute la syntaxe du langage n’est pas accessible.

Extrait du sommaire:

– En 1ère année à l’école (Semestre 5)
– EN102 – Logique combinatoire et logique séquentielle
– EN103 – Projet Numérique
– En 2ème année à l’école (Semestre 7)
– EN201 – Synthèse VHDL
– EN202 – Projet VHDL

Cours VHDL FPGA 15

Télécharger le fichier PDF: Le VHDL pour la synthèse